佳木斯电工培训学校,佳木斯电工培训班

佳木斯电工培训班,佳木斯电工培训学校简介：问题1：对于DFX（Dynamic FunctioneXchange）设计，如果出现如下Error信息，该如何解决？ ERROR:[DRC HDPR-6]Logic illegally placed:Cell ‘scl_OBUF_ins

佳木斯电工培训学校信息内容：,

问题1：对于DFX（Dynamic FunctioneXchange）设计，如果出现如下Error信息，该如何解决？

ERROR:[DRC HDPR-6]Logic illegally placed:Cell 'scl_OBUF_inst' is placed at site 'IOB_X0Y47' which belongs toreconfigurable Pblock 'pb_app'. This cell is not part of the reconfigurablelogic assigned to this Pblock, and should not be placed at this site [Solution] 可以按照下面的方法，两步即可解决。

1.对于每个RM，如果其输入/输出引脚 终要被分配到某个FPGA管脚上，在代码中手工实例化IOBUF，然后选择OOC综合方式

2.在顶层设计中，使相应的输入/输出引脚不要再插入IOBUF，在xdc中添加下面的约束。 set_propertyIO_BUFFER_TYPE NONE [get_ports ] 如果不能在xdc中添加，可以在顶层代码里添加。 (*io_buffer_type = "none" *) input in1;

问题2：如何在RM（ReconfigurableModule）中使用ILA或VIO？

[Solution]目前在RM中使用ILA或VIO只能通过HDL代码实例化的方式，暂不支持网表插入ILA的方式。采用HDL代码实例化的方式还有一个问题就是如何使得RM中的ILA和Debug Hub相连。此时要通过如下方式解决。 首先在静态区，要按如下方式预留12个端口。 Verilog版本：

VHDL版本：

这里需要注意，使用VHDL时，在端口映射时要使用open，以保证端口初始值为0，若为1，则无法与Debug Hub相连。在RM的顶层RTL代码中也预留这12个端口。 终这12个端口都会与Debug Hub相连。在综合阶段，Debug Hub可以被自动创建（此时为黑盒子），静态区和RM都会有自己的Debug Hub。

问题3：哪个版本的ISE或Vivado可以支持Partial Reconfiguration？
[Solution]目前，PartialReconfiguration已经更名为Dynamic Function eXchange，简称为DFX。对于ISE，从12.x开始支持PR，对于Vivado，从2013.x开始支持PR。


问题4：PR支持哪些配置方式？
[Solution]PR可支持JTAG、SelectMAP、BPI、SPI和ICAP五种配置方式。 Tcl之$$a 80%的概率...... DSP58来了 AI Engine到底是什么？

责任编辑：xj

原文标题：DFX设计中可能遇到的几个问题及解决方法

文章出处：【微信公众号：Lauren的FPGA】欢迎添加关注！文章转载请注明出处。

.

(编辑:佳木斯电工培训学校)