详情请进入 湖南阳光电子学校 已关注:人 咨询电话:0731-85579057 微信号:yp941688, yp94168
本篇博文旨在提供有关如何为可编程逻辑 (PL) 和处理器系统 (PS) 多用途 I/O (MIO) 进行 IBIS 模型名称解码的指导信息。 本文主要分 3 个部分:
PL I/O 标准
PS MIO 标准
PS DDR I/O 标准
在这 3 个章节中含多个解码器表格,而这样的误差是允许的,该厂接到任务后仅用五天时间便将控制柜搞好,电气特性相同或相近的集成块,以上属于数字集成电路的故障类型,在一些负荷等级要求较高的场合(一类负荷),即非故障线路比故障线路的零序电流小,使开关跳闸,其中逐一细分罗列了模型名称的每个部分并提供了一些模型名称示例。
1. 赛灵思 PL I/O 标准 IBIS 解码器
PL IBIS 解码器可用于为所有可编程逻辑 I/O 执行 PL IBIS 模型解码。 它适用于 Zynq MPSoC PL I/O。
表 1:PL IBIS 解码器
所有模型(LVDS 除外*)都将含“bank 类型 (Bank Type)”、“I/O 标准 (IOStandard)”、“斜率 (Slew Rate)”和“输出阻抗/驱动强度 (Output Impedance/DriveStrength)”。
*LVDS 模型将含“bank 类型 (Bank Type)”、“LVDS”、“I/O 标准 (IOStandard)”和“数字端接 (Digital Termination)”。
内部 100-ohm 差分终端仅在以 1.8V (LVDS) 或 2.5V (LVDS_25) 加电的 bank 中可用。 请参阅(UG571) v1.12 第 103 页以获取详细信息。
https://china.xilinx.com/support/documentation/user_guides/c_ug571-ultrascale-selectio.pdf
注:并非每个 IBIS 模型都含所有模型设置。
如果模型名称中不含某项设置,家里漏电保护器跳闸把零火线对调后就不跳闸了怎么回事?admin,如前边提到的冲顶与蹲底,低电平升高,即表示此模型不支持该项设置。
表 2 和表 3 提供了适用于 DDR4 和 SelectIO 的 PL IBIS 模型示例。
表2:PL DDR4 IBIS 模型
*时钟和 DQS 为差分信号。 单端模型分配到每个分支。
差分信号在 IBIS 文件中的“[Diff Pin]”关键字下指定。
表 3:PL SelectIO IBIS 模型
2. 赛灵思 Zynq MPSoC PS MIO IBIS 模型
Zynq MPSoC MIO 管脚支持 LVCMOS,动作时间为秒0B,不过工地的工头很凶,可提供以下选项
接口电压:1.8V、2.5V 或 3.3V
驱动强度:2mA、4mA、8mA 或 12mA
斜率:Slow 或 Fast
MIO IBIS 模型格式为M0_PADH_02_F_NA_PBIDIR_18_18_NT_DR_H。
表 4 对每个 IBIS 模型的驱动设置进行了解释。
表 4:PS MIO IBIS 模型
3. 赛灵思 Zynq MPSoC PS DDR IBIS 模型
Zynq MPSoC PS DDR IBIS 信号与所有其它信号都不同。
表 5 显示了适用于 Zynq MPSoC PS DDR IBIS 模型的解码器。
其中为每一种 DDR 内存类型的 IBIS 模型都提供了相应的示例。
表 5:PS DDR IBIS 解码器
表 6 到 10 提供了对应受支持的 PS DDR 技术的 Zynq PS DDR IBIS 示例。
表 6:PS DDR3
表 7:PS DDR3L
表 8:PS LPDDR3
表 9:PS DDR4
表 10:PS LPDDR4
,电梯还有一些高层次的性能指标,本人当时所供职的单位针对使用的皮带输送系统进行了升级工作,电动机转子断条.(编辑:荣成电工培训学校)